99日本国特許庁(JP)

① 特許出顯公開

#### 四公開特許公報(A) 平3-4186

Sint. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)1月10日

G 01 R 31/28 G 06 F 11/22

360 P

7343-5B 6912-2G

G 01 R 31/28 6912-2G

Ġ

審査請求 未請求 請求項の数 1 (全9頁)

❷発明の名称 テスト回路生成システム

> 20特 願 平1-138864

願 平1(1989)5月31日.

⑫発 明 者 新 H

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝給合

研究所内

の出 願 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

②代 理 人 弁理士 鈴江 武彦 外3名

1. 矩明の名称

テスト回路生成システム

2. 特許請求の範囲

仮数に分割された回路プロック毎に動作試験 を行い得るように構成された論理回路に対して、 後回路の動作テストを行うためのテスト回路を 自動生成するテスト回路生成システムにおいて、 予めは験データが用意されていない回路プロ ックについて、スキャンデザイン方式によるス キャンパス及びスキャンクロック毎のテスト回 路を自動生成する手段と、予め試験データが用 患されている回路プロックについて、マクロテ スト方式によるマクロテスト用のテスト回路を 自動生成する手段とを具備してなることを特徴 とするテスト回路生成システム。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本苑明は、テスト容易化のため分割してテス

ト可能にした論理回路において、テスト回路を 自動生成するためのテスト回路生成システムに 関する。

(従来の技術)

近年、集積回路技術の進歩によりLSIが益 々高集積化している。そしてLSIの高集積化 は、各種情報処理装置のコンパクト化等の利点 を提供する一方で、種々の新たな問題を生み出 している。その一つは、回路試験に関するもの であり、大規模化、複雑化した集積回路の動作 試験は、非常に困難となっている。

この問題を解決する方法の一つとして、マク ロテスト方式(又は分割テスト方式)がある。 この方式は、テスト容易な規模に論理回路を機 旅的に分割し、各回路ブロック毎にテストする 方式である。

第6図に、この方式を採用した集積回路装置 の例を示す。同図において、60は単位回路チ ップであり、61(61」、812 、…)は試験単 位毎に分割された回路プロックである。62

### 特閒平3-4186(2)

(62, , 62, , …) は各回路プロック61のは 験選択線、63 (83, , 63, , …) は各は 数選 択線62をチップ外部に 場出するためのパッド である。 図では省略したが各回路プロック61 の間には、実際の動作において、これらを有機 的に接続するための配線や切替え回路等を育する。

このような構成において、動作試験を行う版には、試験選択線62のいずれか一つを例えば
「1°とし、残りの選択線を"0°として、試験をする一つのプロックのみを選択する。回路 ブロック選択の具体的内容は、

- ①-つの回路プロックにのみ出版をオンとする。
- ②一つの回路プロックにのみクロックを供給する。
- ③本来の回路動作を行うための回路ブロックの入出力線を機能的に切断して一つの回路ブロックのみ動作可能とする。

符である。・

も多大なものになるという問題点がある。また、 人手で作成しているとミスも増加するという問題点がある。さらに、既设計の回路ブロックでない場合には、そのブロック用の試験データを 新たに作成しなければならないという問題点が ある。

大便模、複雑化する集積回路の動作は験の問題を解決する他の方法は、スキャンデザイン方式を採用することである。第9回はスキャンデザイン方式の構成図を示す。図において91は組み合わせ回路、92(921、922、…、92m)は外部人力、93(941、942、…、94x)はスキャン用フリップ、95はスキャンインステムクロック、98、99はスキャンインステムクロック、98、99はスキャンインステムクロック、98、99はスキャンインステムクロック、98、99はスキャンインリックである。図において、SimからSoυτ に至るパスがスキャンマクトインしてスキャンリップフロップ94にデータを設定することに

このようなマクロテスト方式により、 仮雑な 集 位回路の は 段が非常に 容易となる。 また、 既 数計の 回路 ブロック (スーパマクロセル 又 はメ ガセル)の 場合には、 その ブロック 用の は 段データを 途 用できる ため、 さらに 容易に なる。

しかし、これらの付加回路は、人手で作成していたのでは時間も掛かり、必要とするコスト

外部出力93の結果を観測し、組み合わせ回路91の出力をスキャン川フリップフロップフロップラムのデークをシフトアウトして、るキャンアウト出力96(Sour)で観測を行うとによって、組み合わせ回路91の試験を行うことができる。組み合わせ回路91の総験を行路はスキャン川フリップフロップ94の部分を確認することによって容易に試験することができる。

### 特閒平3-4186(3)

スキャンデザイン方式は、順序回路を組みって、 順序回路 シフトレジスタに分けることに出の テスト 関係回路 のテスト 関係 である。 しかし、この 方法は付って アカ はい から である。 いと テンク ながある。 いと テンク のに がある。 から のに ない たい たい たい たい たい たい たい たい もの に な な という 間 が ある。 という 間 点が ある。

(充明が解決しようとする無題)

このように、従来のマクロテスト方式では、 付加する試験プロック選択回路を設計するため に、設計期間が長くなる、人手設計によるミス が増加する、既設計の回路プロックでない場合 には試験データを新たに作成しなければならな い等の問題点があった。

またスキャンデザイン方式は、フリップフロ

者しく増大する、人手设計によるミスが増加する、という欠点があった。 本発明は、上記の点に鑑みてなされたもので、 その目的とするところは、コンピュータ設計に

ップの数が多いとテストのため付加する回路が

その目的とするところは、コンピュータ設計に よってテスト回路を自動生成することができ、 人手設計によるミスをなくすことができ、且つ 設計期間の短縮をはかり得るテスト回路生成システムを提供することにある。

#### [ 范明の構成]

(深題を解決するための手段)

本免明の付子は、スキャンデザイン方式とマクロテスト方式とを組み合わせて用いることにより、双方の利点を生かして対象とする論理回路のテスト容易化をはかることにある。

即ち本党明は、複数に分割された回路ブロック 毎に動作は験を行い得るように構成された協理回路に対して、 該回路の動作テストを行うためのテスト回路を自動生成するテスト回路生成システムにおいて、予めは験データが用意され

ていない回路プロックについて、スキャンデザイン方式によるスキャンパス及びスキャンクロック等のテスト回路を自動生成する手段と、予めは験データが川意されている回路プロックについて、マクロテスト方式によるマクロテスト川のテスト回路を自動生成する手段とを設けるようにしたものである。

#### (作用)

本発明によれば、予めは験データが用意されていない回路プロック(ランダムプロック)と 予めは験データが用意されている回路プロック (スーパマクロセル又はメガセル)との混在した複雑で大規模な論理回路の試験について、従来人手で作成していたマクロテスト方式の試験 用付加回路と、ランダムプロック内のスキャン 方式のテスト回路を自動で生成することにより、 間単に対象とする論理回路のテスト容易化とテストデータの生成を行うことができる。

従って、人手以計によるミスをなくすことが でき、さらに设計期間を短額することができる。 また、スキャン方式とマクロテスト方式を組み方式とでかり、スキャンデザインの式だけの場合のようにフリップフロップの飲が多いとテストのため付加する回路が考しくけの場合のように新たに設計するプロックの試験の合のながたに作成しなければならないという関係を同時に解決することができる。

(変施例)

以下、本発明の詳細を図示の実施例によって 送明する。

第1図は、本発明の一変施例に係わるテストーの路生成システム及びテストデータ生成システム及びテストデータ生成システムの構成を示す図である。第1図において、1は複数のプロックのプロック間接続データであり、2はプロック製性データ(プロック種類、プロック人出力増子の種類等の情報)を示す。

3 は、回路接続データの解析処理部であり、 回路接続データ 1 とブロック属性データ 2 を続

#### 特閒平3-4186(4)

and the second s

み込み、プロック 極類 (スーパマクロセル… 既 設計のプロックで既存のテストデータがある。 ランダム… 新設計のプロックでテストデータが 無く新たに作成する必要がある)の 豊別処理 場子の 種類 (入力 端子, 出力 遠子, 入出力 共助 場子の区別, 及びは 顧に使用する 遠子等)の理 (外 母 入 力 端 子 か ら ブロック に 入 る ネット, 外 部 入 ロック か ら外 部 出 力 増 子 に 出 る ネット, 外 部 フロ ック 断同士の キットの 区別) を行う。

4は、スキャン同路生成邸であり、テストデータの無いランダムブロックに対して、ランギムブロックに対して、ランギンロックにあるフリップフロップをスキャンコフリップフロップに置き換え、スキャンスで接続し、スキャンクロックを供給するの話を生成する。また、スキャンクロック端子、スキャンクロック端子及びスキャンクロック端子であが増子を生成し、テスト対象回路(ランダムブロック)情報データ5を出力する。

ることができる。

このような構成とすれば、新規作成のプロック (ランダムブロック) のスキャン回路が自動付加された接続データと自動生成されたテストデータ、及びマクロテスト用の試験回路が挿入された回路全体の接続データとテストデータが得られる。

節3図は、本実施例をより具体的に説明する

6は、テストデータ自動生成部であり、スキャン回路生成部4でスキャン化されたランダムプロックに対して、テスト対象回路(ランダムブロック)情報データ5を基にテストデータの自動生成を行い、テストデータ7を出力する。

テストデータの自動生成の方法としては、乱数法、D-aigorithm (J.P.Roth. "Diagnosis of Automata Failures: A Caiculus and a Method." IBM J.Res.Dev..vol.10. No.4. July 1986. pp.278-291)、PODEM (P.Gocl."An implicit Enumeration Aigorithm to Gamerato Tests for Combinational Logic Circuits." IEEE Trans. Comput..vol.C-30. No.3 March 1981. pp.215-222)、FAN (K.Pujivara and T.Shimono. "On the Acceleration of Test Generation Aigorithm."IEEE Trans.

of Test Generation Algorithm. IEEE Trans.
Comput.. vol.C-32.Na i2. Dec.i988. pp.1137-1144)等のアルゴリズム法が、和み合わせ回路のテスト生成の方法として知られており、スキャン化されたランダムブロックに対して適用す

ためのもので、テスト回路生成システム及びテ ストデータ生成システムが対象とする論理回路 のモデルを示している。 第3図において、31 は回路全体、32,33,34は既存のプロッ ク(スーパマクロセル)、35はモれ以外の全 ての回路を一つのプロックとしたランダムプロ ックである。第3図における配線(ネット)は、 外部入出力増子とプロックの間の配線、プロッ ク間どうしの配線の主に2種類の配線がある。 これらの配線は、外部端子の属性(入力、出力、 入出力共用) とブロック (スーパマクロセル及 びランダムブロック)の入出力端子の属性(入 力、出力、入出力共用)によって、さらに分類 される。第3図の回路モデルを話にして、前記 第1図に示すシステムによりテスト回路の自動 生成及びテストデータの自動生成を行う。

第2図は、本実施例の作用を説明するための フローチャートである。第2図において、最初 に、回路接続データとブロック関性データをコ ンピュータディスクファイルから読み込み (ス

### 特閒平3~4186 (5)

テップ1)、ブロック人出力場子の母類(入力場子、出力場子、人出力共用増子の区別及び試験に使用する増子等)の集別処理と、ブロック程類(スーパマクロセル…既設計のブロックで既存のテストデータがある、ランダム…新設計のブロックでテストデータが無くこれから作成する必要がある)の農別処理を行う(ステップ2)。

その後、ブロック間接続関係の解析処理(外部入力増子からブロックに入るネット、ブロックから外部出力増子に出るネット、外部入出力共用増子とブロック間のネット、及びブロック間同士のネットの分類)を行う(ステップ3)。これらは、ブロック入出力増子の種類によってさらに分類される。

プロック間接続関係の解析処理の後、スーパマクロセル以外の部分をラングムプロックと見なし、ラングム部のスキャン化を行う (ステップ4)。 このスキャン化は、以下のようにして行われる。

ことによって行われる。

第4図のようにランダム部のスキャン化を行った後、マクロテスト用のテスト回路の付加を行う(ステップ5)。プロック選択用のデコーグ回路を挿入し、プロック間接接関係の解析処理で利明したプロック間のネットに対してマルチブレクサを挿入して、外部端子から入力を入れる、及び出力を出せるようにする。

第5図は、本実施例のテスト回路生成システムによって生成するマクロテスト用のテスト回路の例を示す。第5図(a) は、3人力で8プロックを選択する場合デコーダの例であり、図において、51 (51, 51, …, 51, …, 52, ) はインバータ回路、52 (52, 52, …, 52, …, 52, ) はナンド回路、53 (53, 58, 58, …, 58, ) はインバータ回路である。

第 5 図 (A) の回路は、A<sub>1</sub> 、A<sub>2</sub> 、A<sub>3</sub> に \*0 \*又は \*1 \* の値を設定すると S<sub>1</sub> 、S<sub>2</sub> 、 … 、S<sub>6</sub> のうちどれか一つの出力が \*1 \* になり、8 ブロックのうち一つのブロックを選択す

①スキャン増子 (スキャンイン人力増子42、スキャンアウト出力増子43、スキャンクロック増子45、46)を発生する。

- ②通常のフリップフロップをスキャン用フリップフロップに図き換える。
- ⑤各々のフリップフロップをシフトレジスタ 接続(スキャンパス)する。

(第4図における47。, ~, 47m の接続)

③スキャンクロックの供給系48,49を生成する

ることができる。

第5図(b) は、2つのブロックの間にマルチプレクサを挿入する場合の例を示す。図において、54(54,542) はスーパマクロセル、55(55,552) はマルチプレクサ、56は外部入力増子、58(58,552,…,58。) はナンド回路である。マルチプレクサ55,はスーパマクロセル54,の出力と外部入力56の遺訳を行い、マルチプレクサ55,はスーパマクロセル542の出力とマルチプレクサ55,の出力の選択を行う。プロック選択入力SA,SBは、第5図(a)のデコーダの出力であり、SA,SBは、それぞれその反転出力である。

郊 5 図 (b) において、スーパマクロセル 54. のテストを行う場合には、プロック選択人力 S A の値を "1"、プロック選択入力 S B の値を C に設定することによって、外部入力 塩子 5 6 からスーパマクロセル 54. に入力を与えることができ、スーパマクロセル 54. の出力をマ

特閒平3-4186(6)

第5図のようなマクロテスト州のテスト回路を付加した後、ランダムブロックのスキャン化及びマクロテスト州のテスト回路を付加した後の接続データをコンピュータディスクファイルに出力する(ステップ6)。テスト回路を付加した後の接続データは、自動配置配線用のデータとなる。

最後に、スキャン化したランダムブロックの テストデータの自動生成を行い、発生させたラ ンダムブロックのテストデータとスーパマクロ セルの既存のテストデータを組み合わせて、 LSIテスター用テストデータをコンピュータ ディスクファイルに出力しLSIテスターに送 る (ステップ7~9)。

ができる。

なお、本発明は上述した実施的に限定される ものではなく、その要旨を逸麗しない範囲で、 種々変形して実施することができる。

### [発明の効果]

以上詳述したように本免明によれば、スキャンデザイン方式とマクロテスト方式とを組み合わせて用いることにより、コンピュータ設計によってテスト回路を自動生成することができ、且つ設計期間の短縮をはかり得る。つまり、双方の利点を生かして対象とする論理回路のテスト容易化をはかることができる。

#### 4. 図面の簡単な説明


第1 図乃至第5 図は水発明の一実施例を説明 するためのもので、第1 図はテスト回路生成システム及びテストデータ生成システムの構成を示す図、第2 図は同システムの作用を説明するためのフローチャート、第3 図は同システムが対象とする論類回路のモデルを示す図、第4 図 は同システムによって行うラングム部のスキャンステムによって行うラングム部のスキャンの時を示す図、第5図は同システムに例を示す図、第6図は従来の問題点を説明するためのもので、第6図はマクロテムは回路を置の例を示す図、第7図に用いられるデコーグ回路を示す図、第2図はスキャンデザスクによりである。

- 1…回路接続データ、
- 2…ブロック以性データ、
- 3 … 回路接続データ解析処理部、
- 4 … スキャン回路生成部、
- 5 … テスト対象回路情報デーク、
- 6 … テストデータ自動生成部、
- 7…自動生成されたテストデータ、
- 8…マクロセルテスト回路生成部、
- 9 … テスト回路付加後回路接続データ、
- 10…マクロセルテスト回路端子データ、


### 特問平3-4186(7)

- 11…テストデータ処理部、
- 12…スーパマクロセルテストデータ、
- 13…回路全体のテストデータ、
- 31…回路全体、
- 32, 33, 34 … スーパマクロセル、
- 35. 41 ... ランダムブロック、
- 42…スキャンイン入力端子、
- 43…スキャンアウト出力端子、
- 44…スキャン用フリップフロップ、
- 45.46 ··· スキャンクロック、 .
- 47…スキャンパスの配線、
- 48. 49…スキャンクロックの供給系、
- 51.53…インパータ回路、
- 52, 58…ナンド回路、
- 54…スーパマクロセル、
- 55…マルチプレクサ、
- 56 … 外部人力端子、
- 57 … 外郎出力婚子。

# 出版人代理人 弁理士 鈴 江 武 彦



第·1 図




32 31 35 X-N° 7000 A 7000 C

X-10° 7000 C


第 3 図


第 2 図

## 特間平3-4186(8)




第4図






634 617 627 611 637 615 612-61B 632 <del>-</del>සෳ -629 622 613 ~**6**19 6110 6310 **63**3 6210


第6図



第 7 🛭



第8図



第9図